Remkomplekty.ru

IT Новости из мира ПК
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Дешифратор адреса это

Дешифратор кода операции

Лекция №8. Структура ЭВМ.

Дешифраторы.

Дешифраторы находят широкое применение в узлах и устройствах ЭВМ. Дешифраторы предназначены для декодирования (распознавания) кодовых комбинаций (адрес устройства, код операции и т. д.).

Дешифратор адреса

Дешифратор адреса – это устройство входящее в состав другого устройства опознающее собственный адрес этого устройства (рис. 1).

Рассмотрим построение дешифратора адреса на примере. Построим дешифратор адреса для четырехразрядной адресной шины А3, А2, А1, А.

Дешифратор адреса предназначен для опознавания адреса устройства A.

Адрес представляется многоразрядным двоичным числом (рис. 2).

A3A2A1A0 (2) – запись адреса в двоичной системе счисления

A10 = A3 * ´ 2 3 + A2 * ´ 2 2 + A1 * ´ 2 1 + A * ´ 2 0 — адрес в десятичной системе счисления

Если на вход дешифратора подается собственный адрес устройства, то на выход подается единичный сигнал » 5 В. Если на вход подается не собственный адрес, то на выход подается нулевой сигнал » 0,2 В.

Правило построения дешифратора адреса

1. Произведем перевод адресного кода из десятичной системы счисления в двоичную систему счисления и дополним полученное двоичное число слева нулями до необходимой разрядности n+1.

2. Построим логическое выражение которое будет являться логическим произведением n сомножителей. Каждый сомножитель является элементарным высказыванием или элементарным высказыванием взятым с отрицанием. Сопоставим с каждым входом дешифратора элементарное высказывания:

3. Запишем логическое выражение в виде логического произведения высказываний Bi (i = 0. n), количество которых совпадает с количеством разрядов адресной шины n+1.

При этом каждый сомножитель Bi(i = 0. n) равен:

Ai (i = 0. n), если соответствующий разряд двоичного числа равен 1;

ØАi (i = 0. n), если соответствующий разряд двоичного числа равен 0.

4. Применим алгоритм построения логических схем.

Пример 1 дешифратора (рис. 3).

Допустим, адрес устройства, которое подключается к адресной шине, равен 510 (0l0l2).

По сигналу с дешифратора это устройство должно активизироваться, если на адресной шине появляется сигнал, равный пяти з = 0, A2 = 1, А1 = 0, А = 1), т. е. дешифратор распознает адресный код, равный пяти, и при этом на выходе дешифратора вырабатывается сигнал, равный логической единице.

При любом другом значении адресного кода на выходе дешифратора вырабатывается сигнал, равный логическому нулю.

Адрес равен 510 = 1012 = 01012

1310 = 1 3 1 2 0 1 1 0 2, n = 4

Дешифратор кода операции

Другим типом наиболее распространенных дешифраторов являются дешифраторы, преобразующие n-разрядное входное двоичное число (код) в единичный сигнал на одном из 2 n их выходов. Такие дешифраторы могут использоваться, например, для определения исполняемых машинных команд в устройстве управления ЭВМ. Обозначение дешифратора на электронных схемах показано на рис 5.

Пример дешифратора команд с таблицей истинности (табл.1)показанна рис. 7.

Дешифраторы адреса

Дата добавления: 2014-11-27 ; просмотров: 4806 ; Нарушение авторских прав

Дешифратор адреса (ДА) модуля связи с объектом (МСО) предназначен для выборки одного или нескольких адресов из всего адресного пространства устройств ввода/вывода МПС. На рис. 8.2.1 показана структурная схема ДА 10х4 (10 линий шины адреса (ША) и 4 адреса, выбираемые из данного адресного пространства).

Рис. 8.2.1. Структурная схема дешифратора адреса в МСО

В состав ДА входят: задатчик адреса (ЗА), схема сравнения и схема дешифратора (DC). Задатчик адреса предназначен для задания адреса модуля, выбираемого из адресного пространства ША. Задание адреса обеспечивается формированием кода соответствующей разрядности (на рис. 8.2.1 ЗА 8-разрядный). Задатчик выполняется на базе микропереключателей SA1, либо открытых штыревых разъёмов X1 с установкой на них перемычек. Формирование двоичного кода осуществляется замыканием или размыканием контактов в соответствующем разряде. При замкнутом состоянии контакта (рис. 8.2.2) на выходе задатчика «0», при разомкнутом – «1».

В схеме сравнения сравнивается адрес модуля с ЗА и адрес, выставляемый в данный момент процессором на ША. При равенстве кодов формируется сигнал разрешения дешифрации (РД), который выдаётся в схему DC. Схема сравнения может быть выполнена на базе микросхем: логических элементов, дешифраторов (DC), мультиплексоров (МХ), компараторов кодов, ПЗУ либо ППЗУ. DC дешифрирует двоичный код адреса, подаваемый на его входы, в сигналы ADR выбора элементов в данном модуле. Линии ША, подаваемые на вход DC, определяют адреса занимаемые элементами модуля в адресном пространстве устройств ввода/вывода. ДА на рис. 8.2.1 из адресного пространства $3FF-$000 выбирает адреса $3F3-$3F0.

Ниже на рис. 8.2.4 – рис. 8.2.9 показаны примеры принципиальных электрических схем построения ДА на различных микросхемах. Для удобства рассмотрения в примерах используется это же адресное пространство $3FF–$000 устройств ввода/вывода, из которого выбирается четыре адресуемых элемента соответствующего модуля. При выборе схемы необходимо учитывать не только простоту его решения (количество микросхем, соответственно стоимость), но и временные характеристики дешифрации адреса. ДА должен дешифрировать адрес за время не более чем интервал между выставлением адреса и началом строба обмена (сигнал /ОБМ в интерфейсе МПИ (рис. 8.2.3 а) и /IORC, /IOWC в И41 (рис. 8.2.3 б)). При разработке ДА необходимо помнить о том, что при наличии большого числа модулей в системе управления, необходимо стремиться к тому, чтобы каждая линия ША не нагружалась двумя входами ДА. Это понижает нагрузку на линии ША. При необходимости сигнал ША усиливается логическим элементом (инвертором или повторителем), а затем к выходу усилителя подключаются необходимые входы ДА.

При разработке МСО также необходимо учитывать требование — на все свободные входы МС подаются логический «0» или «1» с учётом их функционального назначения т.е. МС должна остаться работоспособной.

Рис. 8.2.3. Стробы обмена в интерфейсах: а) – МПИ, б) – И41

При построении ДА на логических элементах может использоваться любая логика. Наиболее простое решение получается при применении элементов «Исключающее ИЛИ» (рис. 8.2.4). В данной схеме задатчик адреса выполнен на 8-разрядной сборке микропереключателей SA1. Разомкнутое состояние контактов обеспечивает подачу через резисторы RR1 на входы микросхем логических «1». При замыкании контактов микропереключателей на соответствующих входах устанавливается логический «0». Схема сравнения выполнена на микросхемах D1, D2 «Исключающее ИЛИ» и D3 «И-НЕ». Дешифрация линий А0 и А1 шины адреса во всех схемах, приводимых ниже, осуществляется микросхемой D4 (дешифратор DC).

Читать еще:  Как узнать мак адрес модема

Временные параметры работы ДА при установке адреса на ША и снятии в данной схеме рассчитываются по формулам (здесь и далее параметры дешифраторов рассчитываются применительно к микросхемам серии КР1533):

;

.

Рис. 8.2.4. Дешифратор адреса на МС «Исключающее ИЛИ», «И-НЕ» и DC

На рис. 8.2.5 приведён ДА, выполненный на инверторах, схеме «И-НЕ» и DC. Так как в схеме каждая линия шины адреса подключается к двум входам микросхем, необходимо усиление сигналов ША, которое выполняется инверторами D1, D5.1 и D5.2. Задатчик адреса выполнен на сборках микропереключателей SA1 и SA2 и инверторах D2, D5.3 и D5.4. Функции схемы сравнения выполняет микросхема D3 (И-НЕ). На выходе DC сформируется соответствующий сигнал ADR, когда на все входы «И-НЕ» поступят «1».

Время дешифрации и снятия адреса определяются выражениями:

;

.

Рис. 8.2.5. Схема ДА на инверторах, И=НЕ и DC

Дешифратор адреса, выполненный на микросхемах DC, представлен на рис. 8.2.6. Задание адреса в данной схеме осуществляется установкой перемычек на разъёмах Х1-Х3. Например, при адресе 10-110-001-00, что соответствует кодам 2-6-1-0, перемычки должны быть установлены на следующие выводы разъёмов: 3-14(Х3), 7-10(Х2), 2-15(Х1). Самая большая задержка в данной схеме возникает при прохождении адреса через микросхемы D1, D5.1 и D4.

Временные параметры работы ДА определяются по формулам:

;

.

Рис. 8.2.6. Схема ДА на микросхемах DC

Сравнение двоичных кодов можно осуществить с использованием цифровых компараторов (рис. 8.2.7). В данной схеме код адреса, выдаваемый процессором, поступает на входы А3-А0 компараторов, а с ЗА – на В3-В0. При совпадении кодов на выходе «=» формируется «1». Сигналы с выходов компараторов поступают на входы управления DC, разрешая его работу. Задатчик адреса в данной схеме аналогичен ЗА, представленному на рис. 8.2.4.

Задержки дешифратора адреса на микросхемах компараторов при установке и снятии адреса определяются выражениями

;

.

Дешифратор адреса также может быть выполнен на базе микросхем мультиплексоров (рис. 8.2.8). Адрес, выдаваемый процессором, поступает на входы 1, 2, 3 мультиплексоров. Предположим, выдаётся адрес 11-101-100-11. В этом случае необходимо разомкнуть контакты (задать «1»): 4-13 (SA3), 6-11 (SA2), 4-12 (SA1). В этом случае на прямых выходах мультиплексоров формируются «1». Сигналы с выходов мультиплексоров поступают на входы управления DC, разрешая его работу. Задатчик адреса в схеме аналогичен задатчику, приведённому на рис. 8.2.4.

Рис. 8.2.7. Схема ДА на цифровых компараторах

Временные параметры работы ДА на мультиплексорах при установке и снятии адреса процессором рассчитываются с учётом их максимальных значений:

;

.

Большая Энциклопедия Нефти и Газа

Дешифратор — адрес

Дешифратор адреса обеспечивает выборку 64-разрядного четного или нечетного слова, соответствующего принятому адресу, и состоит из трех ступеней. [2]

Дешифратор адреса , показанный на рис. 11.10, дешифрует состояния четырех самых старших адресных линий1, чтобы выдать нужный логический уровень на вход выборки микросхемы каждого ОЗУ. Состояния четырех самых младших адресных линий ( от А0 до А3) дешифруются внутри самих микросхем ОЗУ, и в результате выбирается точный адрес 4-разрядного слова. [4]

Дешифратор адреса ДШ служит для формирования сигналов ГАШ ( г) низкого уровня, отвечающих кодам, вводимым в регистр адреса при обращении к ЗУ ключей защиты. Составлен дешифратор из восьми элементов И-НЕ на четыре входа каждый. Составлен дешифратор из 16 элементов И-НЕ на шесть входов каждый. [6]

Дешифратор адресов Dcd включает в себя две одинаковые цепи для декодирования каждого кода адресов Ad и Ad2, записанных в соответствующих элементах памяти регистра R. При условии, что входы запрета получают 1 ( функционирование в качестве приемника), каждая из цепей декодирования создает единицу на одном выходе, ранг которого характеризует адрес индивидуального блока, выбранного другим пунктом. [7]

Дешифратор адреса устройства ввода-вывода подобен дешифратору адреса памяти. Поскольку имеются только четыре порта ввода-вывода, достаточно располагать двумя адресными линиями. Дешифратор адреса устройства ввода-вывода декодирует все адреса, посылаемые микропроцессором. Однако порты ввода-вывода откликаются на запрос, посылаемый в форме их адресов, только тогда, когда имеет место совпадение импульсов Чтение ввода-вывода или Запись ввода-вывода с декодированием этих адресов. [8]

Выходом дешифратора адреса служит особый адрес, связанный с каждым разрядом в регистре состояния. Этот адрес сцеплен с постоянными сигналами, которые определяют код операции и другие части команды, такой, как команда BSI ( см. разд. Когда запрос прерывания R ожидает своей очереди, эта искусственная команда через вентильную схему пропускается в регистр команд центрального процессора по окончании выполнения текущей команды. Поэтому следующей подлежащей выполнению командой является условный переход к специальному адресу, генерируемому входами регистра состояния прерывания. Дальнейшая обработка прерывания осуществляется так, как описано в разд. [9]

Подключение входов дешифратора адреса к соответствующим шинам регистра системных команд или регистра микрокоманд осуществляется посредством мультиплексора адреса РОН. Управление производится полем адреса микрокоманды. [10]

На вход дешифратора адреса поступает двоичный код номера ячейки памяти, в которую должно быть записано слово. Выходным сигналом дешифратора при этом является сигнал на адресной шине, осуществляющей запись информации в заданную ячейку памяти. [11]

ЗЯ), дешифраторы адреса , формирователи, усилители чтения и другие необходимые для функционирования ЗУ схемы управления. [12]

ДКУ и поступает на дешифратор адресов ДША . По сигналу с ДША из БЗУП выводятся комбинации, подлежащие повторению, и после соответствующих преобразований передаются на приемную станцию. Если при этом вновь возникают ошибки, то рассмотренный процесс повторяется до получения всех комбинаций без ошибок. После выдачи всего отрезка информации получателю на передающую станцию посылается нулевая адресная комбинация, по которой из ИИ выводится следующий отрезок информации. [13]

В состав ИС входят: дешифратор адреса ПЗУ , ПЗУ микрокоманд ( 5408 бит), мультиплексор микрокоманд, регистр микрокоманд. [14]

Шифраторы, дешифраторы и преобразователи кодов: схемы, принцип работы

Логические устройства разделяют на два класса: комбинационные и последовательностные.

Устройство называют комбинационным, если его выходные сигналы в некоторый момент времени однозначно определяются входными сигналами, имеющими место в этот момент времени.

Читать еще:  Разрядность адресной шины

Иначе устройство называют последовательностным или конечным автоматом (цифровым автоматом, автоматом с памятью). В последовательностных устройствах обязательно имеются элементы памяти. Состояние этих элементов зависит от предыстории поступления входных сигналов. Выходные сигналы последовательностных устройств определяются не только сигналами, имеющимися на входах в данный момент времени, но и состоянием элементов памяти. Таким образом, реакция последовательностного устройства на определенные входные сигналы зависит от предыстории его работы.

Среди как комбинационных, так и последовательностных устройств выделяются типовые, наиболее широко используемые на практике.

Шифраторы

Шифратор — это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления, причем каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определенному двоичному коду. Шифратор иногда называют «кодером» (от англ. coder) и используют, например, для перевода десятичных чисел, набранных на клавиатуре кнопочного пульта управления, в двоичные числа.

Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением n= 2 m , где n— число входов, m— число выходов.

Так, для преобразования кода кнопочного пульта в четырехразрядное двоичное число достаточно использовать лишь 10 входов, в то время как полное число возможных входов будет равно 16 (n = 2 4 = 16), поэтому шифратор 10×4 (из 10 в 4) будет неполным.

Рассмотрим пример построения шифратора для преобразования десятиразрядного единичного кода (десятичных чисел от 0 до 9) в двоичный код. При этом предполагается, что сигнал, соответствующий логической единице, в каждый момент времени подается только на один вход. Условное обозначение такого шифратора и таблица соответствия кода приведены на рис. 3.35.


Используя данную таблицу соответствия, запишем логические выражения, включая в логическую сумму те входные переменные, которые соответствуют единице некоторой выходной пере­менной. Так, на выходе у1 будет логическая «1» тогда, когда логическая «1» будет или на входе Х1,или Х3, или Х5, или Х7, или X9, т. е. у1 = Х1+ Х3+ Х5+ Х7+X9

Представим на рис. 3.36 схему такого шифратора, используя элементы ИЛИ.
На практике часто используют шифратор с приоритетом. В таких шифраторах код двоичного числа соответствует наивысшему номеру входа, на который подан сигнал «1», т. е. на приоритетный шифратор допускается подавать сигналы на несколько входов, а он выставляет на выходе код числа, соответствующего старшему входу.

Рассмотрим в качестве примера (рис. 3.37) шифратор с приоритетом (приоритетный шифратор) К555ИВЗ серии микросхем К555 (ТТЛШ).

Шифратор имеет 9 инверсных входов, обозначенных через PRl, …, PR9 . Аббревиатура PR обозначает «приоритет». Шифратор имеет четыре инверсных выхода Bl, …, B8 . Аббревиатура B означает «шина» (от англ. bus). Цифры определяют значение активного уровня (нуля) в соответствующем разряде двоичного числа. Например, B8 обозначает, что ноль на этом выходе соответствует числу 8. Очевидно, что это неполный шифратор.

Если на всех входах — логическая единица, то на всех выходах также логическая единица, что соответствует числу 0 в так называемом инверсном коде (1111). Если хотя бы на одном входе имеется логический ноль, то состояние выходных сигналов определяется наибольшим номером входа, на котором имеется логический ноль, и не зависит от сигналов на входах, имеющих меньший номер.

Например, если на входе PR1 — логический ноль, а на всех остальных входах — логическая единица, то на выходах имеются следующие сигналы: В1 − 0, В2 − 1, В4 − 1, В8 − 1, что соответствует числу 1 в инверсном коде (1110).

Если на входе PR9 логический ноль, то независимо от других входных сигналов на выходах имеются следующие сигналы: В1 − 0 , В2 − 1 , В4 − 1, В8 − 0, что соответствует числу 9 в инверсном коде (0110).

Основное назначение шифратора — преобразование номера источника сигнала в код (например, номера нажатой кнопки некоторой клавиатуры).


Дешифраторы

Называется комбинационное устройство, преобразующее n-разрядный двоичный код в логический сигнал, появляющийся на том выходе, десятичный номер которого соответствует двоичному коду. Число входов и выходов в так называемом полном дешифраторе связано соотношением m= 2 n , где n- число входов, а m— число выходов. Если в работе дешифратора используется неполное число выходов, то такой дешифратор называется неполным. Так, например, дешифратор, имеющий 4 входа и 16 выходов, будет полным, а если бы выходов было только 10, то он являлся бы неполным.

Обратимся для примера к дешифратору К555ИД6 серии К555 (рис. 3.38).


Дешифратор имеет 4 прямых входа, обозначенных через А1, …, А8. Аббревиатура A обозначает «адрес» (от англ.address). Указанные входы называют адресными. Цифры определяют значения активного уровня (единицы) в соответствующем разряде двоичного числа. Дешифратор имеет 10 инверсных выходов Y, …, Y9. Цифры определяют десятичное число, соответствующее заданному двоичному числу на входах. Очевидно, что этот дешифратор неполный.

Значение активного уровня (нуля) имеет тот выход, номер которого равен десятичному числу, определяемому двоичным числом на входе. Например, если на всех входах — логические нули, то на выходе Y — логический ноль, а на остальных выходах — логическая единица. Если на входе А2 — логическая единица, а на остальных входах — логический ноль, то на выходе Y2 — логический ноль, а на остальных выходах — логическая единица. Если на входе — двоичное число, превышающее 9 (например, на всех входах единицы, что соответствует двоичному числу 1111 и десятичному числу 15), то на всех выходах — логическая единица.

Дешифратор — одно из широко используемых логических устройств. Его применяют для построения различных комбинационных устройств.

Рассмотренные шифраторы и дешифраторы являются примерами простейших преобразователей кодов.

Преобразователи кодов

В общем случае, называют устройства, предназначенные для преобразования одного кода в другой, при этом часто они выполняют нестандартные преобразования кодов. Преобразователи кодов обозначают через X/Y.

Читать еще:  Виды адресации ячеек

Рассмотрим особенности реализации преобразователя на примере преобразователя трехэлементного кода в пятиэлементный. Допустим, что необходимо реализовать таблицу соответствия кодов, приведенную на рис. 3.39.


Здесь через N обозначено десятичное число, соответствующее входному двоичному коду. Преобразователи кодов часто создают по схеме дешифратор — шифратор. Дешифратор преобразует входной код в некоторое десятичное число, а затем шифратор формирует выходной код. Схема преобразователя, созданного по такому принципу, приведена на рис. 3.40, где использован матричный диодный шифратор. Принцип работы такого преобразователя довольно прост. Например, когда на всех входах дешифратора логический «О», то на его выходе 0 появляется логическая «1», что приводит к появлению «1» на выходах у4 и у5, т. е. реализуется первая строка таблицы соответствия кодов.

Промышленность выпускает большое число шифраторов, дешифраторов и преобразователей кодов, таких как дешифратор 4×16 со стробированием (К555ИДЗ), преобразователь кода для управления светодиодной матрицей 7×5 (К155ИД8), преобразователь кода для управления шкальным индикатором (К155ИД15) и др.

Дешифратор

Дешифратор (декодер) — комбинационное устройство, преобразующее n-разрядный двоичный, троичный или k-ичный код в -ичный одноединичный код, где — основание системы счисления. Логический сигнал появляется на том выходе, порядковый номер которого соответствует двоичному, троичному или k-ичному коду.
Дешифраторы являются устройствами, выполняющими двоичные, троичные или k-ичные логические функции (операции).

Двоичный дешифратор работает по следующему принципу: пусть дешифратор имеет N входов, на них подано двоичное слово , тогда на выходе будем иметь такой код, разрядности меньшей или равной , что разряд, номер которого равен входному слову, принимает значение единицы, все остальные разряды равны нулю. Очевидно, что максимально возможная разрядность выходного слова равна . Такой дешифратор называется полным. Если часть входных наборов не используется, то число выходов меньше , и дешифратор является неполным.

Функционирование одноединичного дешифратора описывается системой конъюнкций:

Часто дешифраторы дополняются входом разрешения работы (Enable). Если на этот вход поступает единица, то дешифратор функционирует, в ином случае на выходе дешифратора вырабатывается логический ноль вне зависимости от входных сигналов.

Функционирование одноединичного дешифратора с дополнительным входом (Enable) описывается системой конъюнкций:

Существуют дешифраторы с инверсными выходами, у такого дешифратора выбранный разряд показан нулём.

Обратное преобразование осуществляет шифратор.

Дешифраторы. Это комбинационные схемы с несколькими входами и выходами, преобразующие код, подаваемый на входы в сигнал на одном из выходов. На одном выходе дешифратора появляется логическая единица, а на остальных — логические нули, когда на входных шинах устанавливается двоичный код определённого числа или символа, то есть дешифратор расшифровывает число в двоичном, троичном или k-ичном коде, представляя его логической единицей на определённом выходе. Число входов дешифратора равно количеству разрядов поступающих двоичных, троичных или k-ичных чисел. Число выходов равно полному количеству различных двоичных, троичных или k-ичных чисел этой разрядности.

Для n-разрядов на входе, на выходе , или . Чтобы вычислить, является ли поступившее на вход двоичное, троичное или k-ичное число известным ожидаемым, инвертируются пути в определённых разрядах этого числа. Затем выполняется конъюнкция всех разрядов преобразованного таким образом числа. Если результатом конъюнкции является логическая единица, значит на вход поступило известное ожидаемое число.

Из логических элементов являющихся дешифраторами можно строить дешифраторы на большое число входов. Каскадное подключение таких схем позволит наращивать число дифференцируемых переменных.

Содержание

Одноединичные дешифраторы

Бинарный двоичный одноединичный дешифратор

Является объединением четырёх () бинарных (двухоперандных, двухаргументных) двоичных логических функций:

Тринарный двоичный одноединичный дешифратор

Является объединением восьми () тринарных (трёхоперандных, трёхаргументных) двоичных логических функций:

См. также

Литература

  • Угрюмов Е. П. Цифровая схемотехника. — СПб.: БХВ-Петербург, 2002. — 46 с. — ISBN 5-8206-0100-9
  • Шило В. Л. — Популярные микросхемы ТТЛ. М., Аргус, 1993, ISBN 5-85549-004-1

Ссылки

Wikimedia Foundation . 2010 .

Смотреть что такое «Дешифратор» в других словарях:

дешифратор — декодирующее устройство, декодер; селектор, искатель, переключатель; расшифровщик. Ant. шифратор, кодер, кодирующее устройство Словарь русских синонимов. дешифратор сущ., кол во синонимов: 2 • декодер (2) • … Словарь синонимов

ДЕШИФРАТОР — устройство для автоматической расшифровки (декодирования) сообщения и перевода содержащейся в нем информации на язык (код) воспринимающей системы. Применяется в вычислительной технике, телемеханике, радиотехнике, электросвязи и т. д … Большой Энциклопедический словарь

Дешифратор — устройство для расшифровки (декодирования) сообщения (сигнала) и перевода содержащейся в нем информации на язык (код) воспринимающей системы. Применяется в различных средствах связи и системах передачи информации. EdwART. Толковый Военно морской… … Морской словарь

дешифратор — а. м. déchiffreur m. Механическая часть телеграфного буквопечатающего аппарата. преобразующая определенные комбинации посылок тока в соответствующие им знаки. СИС 1954. || расш. Устройство для автоматической расшифровки сообщения, передаваемого… … Исторический словарь галлицизмов русского языка

дешифратор — дешифратор; декодер; отрасл. избирательная схема Узел вычислительной машины, который служит для преобразования кода в соответствующий ему сигнал … Политехнический терминологический толковый словарь

дешифратор — Устройство либо программа, преобразующие закрытые данные в открытые данные. C помощью дешифратора происходит дешифрование зашифрованных данных. [Гипертекстовый энциклопедический словарь по информатике Э. Якубайтиса] [http://www.morepc.ru/dict/]… … Справочник технического переводчика

ДЕШИФРАТОР — электронное устройство или программа для расшифровки сообщения, передаваемого условными сигналами ( (см.), (см.)) и перевода содержащейся в нём информации на язык воспринимающего устройства (системы); Д. применяется в телемеханике, вычислительной … Большая политехническая энциклопедия

дешифратор — (фр.; см. дешифрировать) электронное устройство для расшифровки сообщения, передаваемого условными сигналами (кодом, шифром), и перевода содержащейся в нем информации на язык воспринимающего устройства (системы); примен. в телемеханике,… … Словарь иностранных слов русского языка

дешифратор — а; м. Электронное устройство для расшифровки сообщений, передаваемых условными сигналами, и переводе информации на язык воспринимающей системы. * * * дешифратор устройство для автоматической расшифровки (декодирования) сообщения и перевода… … Энциклопедический словарь

Дешифратор — устройство для расшифровки (декодирования) сообщения и перевода содержащейся в нём информации на язык (в код) воспринимающей системы. В общем случае Д. имеет n входов и m выходов. Поступающая на входы Д. информация преобразуется… … Большая советская энциклопедия

Ссылка на основную публикацию
ВсеИнструменты
Adblock
detector
×
×